我。晶体管-晶体管逻辑。
TTL集成电路的主要类型是晶体管-晶体管逻辑门，大部分TTL采用5V电源。
1.输出高电平Uoh和低电平uoluoh 2.4v，uol 0.4v。
2.输入高电平和输入低电平Uih2.0V，Uil0.8V II。互补型金属氧化物半导体
CMOS电路是压控器件，输入电阻大，对干扰信号非常敏感。因此，未使用的输入端子不应开路，也不应连接到地或电源。CMOS电路具有宽噪声容限和低静态功耗的优点。
1.输出高电平Uoh和低电平uoluhVCC，UolGND。
2.输入高电平Uoh和低电平UolUih0.7VCC，Uil0.2VCC (VCC为电源电压，GND为地)
从上面可以看出：
在同样的5V电源电压下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V，输出低电平小于0.8V；但是，TTL电路可以直接驱动CMOS电路。TTL的输出高电平大于2.4V~3.5V如果落在2.4V ~ 3.5V之间，CMOS电路可以检测高电平，小于0.4V的低电平符合要求。因此，TTL电路驱动COMS电路时，需要加一个拉电阻。如果有不同电压的电源，也可以用上面的方法判断。
如果一个3.3V的COMS电路驱动一个5V的CMOS电路，比如一个3.3V的单片机驱动一个74HC，有几种方法可以解决这个问题。最简单的办法就是直接用74 HCT(74系列的输入输出在下面描述)芯片代替74HC，因为3.3V的CMOS可以直接驱动5V的TTL电路；或者电压转换芯片；还有就是把单片机的I/O口设置成开漏，然后把电阻加到5V。在这种情况下，应根据实际情况调整电阻，以保证信号的上升沿时间。三。74系列简介
74系列可以说是最常用的芯片。74系列有很多种，最常用的应该是以下几种：74LS，74HC，74HCT，74HCT。这三个系列在级别上的差异如下：
以及TTL和CMOS电平。
1、TTL电平(什么是TTL电平):
输出高电平2.4V，输出低电平=2.0V，输入低电平Vih，输入低电平Vih Vt Vil Vol
6: ioh:逻辑门输出为高电平时的负载电流(吸合电流)。7: IOL:逻辑门输出低时的负载电流(吸合电流)。8: iih:逻辑门输入为高时的电流(吸合电流)。9: iil:逻辑门输入低时的电流(吸合电流)。
门电路的输出极直接引出作为输出端，集成单元中没有负载电阻。这种类型的门被称为开放式门。开路TTL、CMOS和ECL门分别被称为开路集电极(OC)、开路漏极(OD)和开路发射极(OE)。使用时，检查下拉电阻(OC和OD门)或下拉电阻(OE门)是否连接，电阻值是否合适。对于集电极开路(OC
(1):RL (VCC体积)/(Iol+m*Iil)
其中n:生产线上打开的闸门数量；m:驱动输入的数量。
10:通用逻辑电平
逻辑级：TTL，CMOS，LVTTL，ECL，PECL，TTL；LVDS等。
TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列(5V TTL和5V CMOS)、3.3V系列、2.5V系列和1.8V系列。
5V TTL和5V CMOS逻辑电平是通用逻辑电平。
3.3V及以下的逻辑电平称为低电压逻辑电平，常用的是LVTTL电平。
低电压的逻辑电平为2.5V和1.8V .
ECL/PECL和LVDS是差异投入和产出。
RS-422/485和RS-232是串行端口的接口标准，RS-422/485是差分输入和输出，RS-232是单端输入和输出。OC门又称开集电极(开漏)与非门，是开集电极(开漏)。
为什么要引入OC gate？
在实际应用中，有时两个或两个以上与非门的输出端需要连接到同一根导线上，这些与非门上的数据(状态电平)需要通过同一根导线发送出去。因此，需要一种新的与非门电路& OC门来实现线与逻辑。OC门主要用于三个方面：
1、实现与/或逻辑，用作电平转换和驱动。由于OC门电路输出管的集电极悬空，使用时需要在电源VCC上连接一个上拉电阻Rp。OC gate使用上拉电阻输出高电平。另外，为了增加输出引脚的驱动能力，从降低功耗和芯片的吸电流能力来看，上拉电阻的阻值选择原则应该足够大；为了保证足够的驱动电流，它应该足够小。2、线与逻辑，即两个输出端(含两个以上)可以直接互连实现和。在总线传输等实际应用中，需要并联多个门电路的输出端，但TTL门电路的输出端不能直接并联，否则这些门电路的输出管会因低阻抗而形成较大的短路电流(填充电流)。烧坏的器件在硬件上可以用OC门或三态门(ST门)来实现。用OC门实现line and时，要同时在输出端口加一个上拉电阻。3、三态门(ST门)主要用于与多个门输出共用数据总线。为了避免多个门输出同时占用数据总线，只允许这些门的一个使能信号(EN)。由于三态门的输出是推挽式低阻输出，不需要连接拉(负载)电阻，开关速度比OC门快，三态门常用作输出缓冲器。OC和OD是什么？
集电极开路栅极(集电极开路OC或漏极开路OD)
开漏即开漏输出，相当于集电极开路输出，即TTL中的集电极开路(OC)输出。一般用于线或、线和，有的用于电流驱动。
开漏用于MOS管，开集电极用于双极管。用法上没有区别。开漏电路具有以下特性：
A.利用外部电路的驱动能力来降低IC中的驱动，或者驱动高于芯片电源电压的负载。b .将多个开漏输出引脚连接到一条线路。通过一个上拉电阻，不增加任何器件，一个和逻辑关系就形成了。这也是I2C、SMBus等公交车判断公交车占用状态的原则。如果用作图腾输出，需要连接一个上拉电阻。当连接容性负载时，延迟是一个速度较慢的无源外部电阻。如果要求速度高，功耗就高。因此，负载电阻的选择应同时考虑功耗和速度。c .你可以通过改变上拉电源的电压来改变传输电平。比如增加一个上拉电阻可以提供TTL/CMOS电平输出等。d .如果开漏引脚未连接外部上拉电阻，则只能输出低电平。一般来说，开漏引脚用于连接不同电平的器件。
正常的CMOS输出级是上管和下管，上管被移除成为开漏。该输出有两个主要用途：电平转换和行与。
因为漏极开路，所以后面的电路必须接一个上拉电阻，上拉电阻的电源电压可以决定输出电平，这样你就可以进行任何电平转换。
AND功能主要用于多个电路下拉同一信号的情况。如果这个电路不想要下拉，它会输出一个高电平，因为去掉了开漏上面的管，高电平是通过外部的上拉电阻实现的。(对于正常的CMOS输出级，如果一个输出为高，另一个为低，就等于电源短路。)
开漏提供了灵活的输出方式，但也有其弱点，即带来了上升沿的延迟。由于上升沿通过外接一个无源电阻给负载充电，电阻小时，延迟小，但功耗高；反之，延时大，功耗小。因此，如果对时间延迟有要求，建议使用下降沿输出。
标签：电阻电CMOS