您当前的位置:首页 > 生活 > 内容

Display(Port图像显示接口概述及组成部分)

Display(Port图像显示接口概述及组成部分)

1、显示端口概述

DisplayPort是VESA(文章电子标准协会)于2006年5月提出的一种新的数字显示接口规范。主要用于信源和信宿(如电脑显示器)之间传输文章、音频、USB等格式的数据信息。DisplayPort是一种免费许可证,旨在取代VGA、DVI和LVDS,并提供高性能的文章传输通道。用户可以使用该适配器来兼容当前的VGA/DVI显示设备。

显示端口包括三个独立的相关标准:外部显示端口(接口)标准和两个内部接口:嵌入式显示端口(eDP)标准。自2010年以来,外部DisplayPort接口在移动PC和PC显示器市场上取得了一些进展。EDP主要用于移动和嵌入式设备。

DisplayPort是第一个采用微包架构的显示接口标准(以太网/USB/PCIExpress都采用这种数据传输)。它支持内部和外部显示器连接。与其他基于差分对的标准不同,其他标准具有单独的时钟信号,DisplayPort采用微分组,将时钟信号嵌入数据包中。DisplayPort可以用更少的引脚传输更多的数据,支持高分辨率显示输出。同时,微包的数据传输可以在不改变接口的情况下提供更好的可扩展性。DisplayPort可以同时传输音频和文章,也可以单独传输音频或文章。文章路径中的每个颜色通道都支持6位、8位、12位和16位。音频路径可以有多达8个通道的24位48 kHz未压缩PCM音频,或者压缩音频格式可以封装在音频流中。双向半双工辅助信道承载主链路的设备管理和设备控制数据,如VESAEDID、MCCS和DPMS标准。

显示端口信号与DVI或HDMI不兼容。但是双模式DisplayPort是为了通过这个通信口传输单链路DVI或者HDMI1.2/1.4协议而设计的,需要使用外部无源连接器,选择所需信号,将电信号从LVDS转换到TMDS来实现。DisplayPort连接器在主链路中可以有1、2、或4个差分数据对(通道),基于162、270或540MHz运行的自拍器,每个通道的原始比特率可以是1.62、2.7或5.4 Gbit/s。编码数据8b/10b,即每个8位消息被编码成一个10位符号。因此,解码后每个通道的有效数据传输速率为1.296、2.16、4.32 gbit/s(有效带宽的80%)。

Display Port图像显示接口不仅支持全高清(19201080)分辨率,还支持4k分辨率(38402160)和最新的8k分辨率(76804320)。

显示端口图像显示接口不仅传输速率高,而且可靠稳定。其接口传输的信号由传输图像的数据通道信号和传输与图像相关的状态和控制信息的辅助通道信号组成,包括DisplayPort数据传输的MainLink、辅助通道和Link Training。

2、显示端口接口信号

端口由三部分组成,即主链路、辅助通道和热插拔信号检测(HPD)。

主通道(Main Lane):主链路是单向的、高带宽和低延迟的通道,用于传输同步串行数据流,如未压缩的文章和音频。主链路由四个通道组成,每个通道都是一对差分线路。根据实际需要,DisplayPort可以单独使用1、2或4线。每条线路支持多种传输速率:1.62Gbps、2.7Gbps、5.4Gbps或8.1Gbps,四条线路最高可以达到32.4Gbps的传输速率,在这种高带宽的支持下,DisplayPort可以满足各种多媒体应用,尤其是文章应用的需求。任何色深、分辨率、画面刷新频率都可以自由转换。每条线都是数据线,也就是说DisplayPort没有单独的时钟通道。实际上,DisplayPort在主链路上采用的是ANXI8B/10B编码,时钟信号是从数据流中提取的。这个区别于DVI和HDMI的特性,大大降低了DisplayPort产品的EMI设计难度。同时,由于DisplayPort传输线采用交流耦合,发射机和接收机的共模电压不同,使得芯片具有更小的特征尺寸,也便于DisplayPort与其他新兴高速数字接口(如TYPE-C)的连接、耦合和兼容。

辅助通道(AUX CH):辅助通道是由一对交流耦合差分线组成的双向半双工通道,用于传输带宽要求小的数据、链路管理和设备控制。其中,源设备为主,终端设备为从。所有通信都必须由源设备发起,终端设备也可以通过热插拔信号发出通信请求。辅助通道是一个1兆位/秒的半双工双向通道,用于链路管理(状态信息)和设备控制。同时对传输时延有严格要求:通信必须在500us内完成。辅助通道AUX(辅助)的作用包括读取扩展显示识别数据(EDID)以保证DP信号的正确传输;读取显示器支持的DP接口信息,如主通道数、DP信号传输速率等;设置各种显示配置寄存器;读取显示状态寄存器。接收设备可以切换HPD信号,以提示源设备启动AUX请求处理,读取DPCD链路/接收状态寄存器位,包括IRQ_HPD向量寄存器位。只有保证正确的AUX信号,DP接口信号才能正确传输,不同DP协议的LCD模块对AUX输出信号幅度的要求也不同。目前使用液晶模组测试设备测试液晶模组时,需要为不同DP协议的液晶模组设计各种AUX输出幅度匹配的液晶模组测试装置,这明显增加了液晶模组的测试成本。

热插拔检测(HPD):HPD信号是sinkto源的单路,用来检测上层设备和下层设备是否连接,进而实现线路的连接和中断。一、用于水槽检测。如果连接到3.3V或拉高,则表示存在吸电流;如果被拉低超过2ms,说明sink不存在;二、用作接收设备的中断请求。当拉低0.5ms~1ms时,表示宿设备发出中断。此时,信源通过AUX读取信宿的DPCD寄存器,了解中断类型。

3、显示端口

数据预传输过程

DP源和sink之间的信息传输是通过读写sink上的DisplayPort配置数据(DPCD)寄存器实现的。通过读取DPCD中的特定寄存器,source将知道sink的性能。在数据链路建立过程中,也就是链路训练过程中,source写DPCD表示目标链路的配置,sink也在这里写每个链路训练阶段的结果。调用几十个DPCD寄存器中的每一位的详细含义是非常具有挑战性的。因此,所使用的工具能够根据VESADP技术规范和其他标准的通用条款,方便地分析出AUX读写操作中的DPCD内容,对于DP调试程序的生产率至关重要。

扩展显示识别数据(EDID)是定义DP接收机性能的结构化数据块。它定义了结构、型号名称、屏幕尺寸和颜色格式。连接到接收器后,源将执行的第一个操作是读取接收器的EDID数据。在DP信源和信宿之间的通信中起重要作用的是,EDID定义了信宿的原始分辨率和信宿支持的文章模式。当选择要发送到接收器的内容的格式时,该数据是源的基础。分辨率、使用的文章模式、颜色格式、音频格式等。通过改变测试水槽的EDID,工程师可以很容易地验证水槽的灵活性。易于使用的EDID编辑器可以向用户解释每一位,这是另一个非常重要和节省时间的工具。

根据信源需要发送到信宿的内容和从EDID和DPCD读取的信宿性能,信源可以确定发送内容的格式和用于传输的数据链路配置。一个设计良好的源将试图优化链路的使用,以最小化功耗。因此,它的目标是使用尽可能少的通道和尽可能低的电压摆幅。在链路训练期间,源使用其首选配置开始实际的训练过程,并在链路建立之前通过迭代方法改变它。一旦链接建立,源就可以开始发送内容本身。用户可以在AUXChannel Monitor的帮助下评估通信记录,然后验证链路训练过程是如何进行的。此外,该工具的易用性将有助于工程师集中注意力。因为具有多流功能的一对源和汇之间的链接训练过程可以包含数百个读写操作,所以突出显示数据以方便阅读和过滤数据以集中于基础数据等功能至关重要。通过改变sink或source的性能因素,工程师可以验证他们的DUTsink或DUTsource是否按预期工作。VESA定义的LinkCompliance测试中的各种测试实际上可以验证sink或source是否以实现良好互操作性所需的方式工作。一个好的工具允许编辑和保存性能数据以备后用。

4、AMD XilinxDisplay端口接口方案

Xilinx DisplayPort解决方案有两种使用方式:

1、调用FPGA或SOC的PL侧DisplayPortTX和RX子系统的IPcore,完全满足VESADisplayPort V1.2和V1.4的规范要求;

2、MPSOC的PS终端集成了符合VESADisplayPort V1.2a标准的硬核DP接口,可以达到4K@30的显示能力。使用它可以减少FPGA资源的消耗。

5、AMD Xilinx显示端口硬件设计

以Display Port1.2为例介绍硬件设计要求。DP信号是交流耦合的100欧姆差分信号接口。必须加交流耦合电容,推荐0402封装;共模扼流圈的选择要注意是否支持足够高的数据速率;ESD尽量选择寄生电容小的器件。

Xilinx DisplayPort1.2 TX IP需要添加SN75DP130,它是单通道DisplayPort (DP)适配器驱动程序,可以重新生成DP高速数字链路。该器件符合VESA DisplayPort标准1.2版,支持4通道主链路接口,允许每个通道以5.4Gbps的HBR2速率发送信号,该器件将补偿PCB相关的频率损耗和开关相关的损耗,以在源器件和接收器件之间提供最佳的DP电气性能。主链路信号输入具有可配置的均衡器和可选的增强设置。主链路输出提供四个主要差分输出电压摆幅(VOD)和四个主要预加重设置。

Xilinx DisplayPort1.2 RX IP需要添加SN65DP159(RGZ封装)。为了确保信号完整性,SNx5DP159实现了许多特性。SNx5DP159接收机支持自适应和固定均衡,以消除电路板布线或电缆带宽限制引起的符号间干扰(ISI)抖动或损耗。当用作重定时器时,内置时钟数据恢复(CDR)功能可以清除输入高频和文章源的随机抖动。变送器提供了多种功能,这不仅有助于满足合规性要求,还减少了系统设计问题。例如,去加重功能可以补偿驱动长电缆或高损耗电路板时的衰减。SNx5DP159器件还包括通过Vsadj引脚上的外部电阻实现的TMDS输出幅度调整功能、源选择功能和输出压摆率控制功能。器件的操作和配置可以通过引脚设置或I2C进行编程。

原标题:使用

来源:【微信微信官方账号:Comtech】欢迎添加关注!请注明文章出处。

审计唐子红

标签:数据信号接口


声明:本文版权归原作者所有,转载文章仅为传播更多信息之目的,如作者信息标记有误,请第一时间联系我们修改或删除,谢谢。

上一篇: 运营车辆报废年限和公里数(运营车辆报废年限)

下一篇: 国内如何浏览proumb(proumb站用什么浏览器进)



推荐阅读

网站内容来自网络,如有侵权请联系我们,立即删除! | 软文发布 | 粤ICP备2021106084号