为了在用户级别保持可接受的性能特征，固态驱动器(SSD)的存储系统设计者必须开发复杂的架构和算法来解决NAND闪存的固有限制。这些变通办法促成了快速可靠的内存解决方案，这些解决方案成功地为存储系统提供了几十年的动力，但时间不长。那这就是原因。
复杂的变通系统除了与业界更小更简单的技术趋势背道而驰，还影响了整体性能和成本，同时也造成了主要的系统瓶颈，预计随着技术节点的缩小，这种情况还会恶化。
例如，当它降低到25nm以下时，NAND闪存的耐用性和可靠性将会严重降低，以至于目前的解决方案几乎没有用(图1)。这种性能指标促使整个行业开发更强大的非易失性存储器(NVM)解决方案，通过简化存储器的工作模式来满足下一代电子设备的容量、性能、功耗和可靠性要求。
那么，是什么阻碍了NAND闪存的发展呢？设计限制。固有的设计限制。本文将讨论NAND闪存在制造商试图缩小尺寸时所面临的挑战，尤其是在固态驱动器方面，并涵盖将改变NVM市场格局的新兴内存技术。
图1 NAND耐久性和误码率(BER)趋势——随着工艺节点的减少，NAND耐久性周期减少，BER增加。耐久性衡量存储单元在变得容易出错和不可用之前可以承受的循环次数。BER测量每个存储器阵列的误码率。
NAND闪存设计限制
在最近开发的基于闪存的SSD中，存储器访问由连接到DRAM缓冲器和多个原始NAND闪存组件的高端存储器控制器芯片管理。虽然大多数技术熟练的人都知道NAND闪存技术的局限性，但对现有解决方案的深入研究可以显示它们如何影响SSD和整个系统。表1总结了这些特征。
表1存储系统NAND特性及相关解决方案概述。
块擦除
NAND闪存技术只能擦除块和程序页。它不能在不擦除整个块的情况下以任何粒度(字节、页面或块)修改完全编程的块。这是一个设计约束，它通过以下解决方案增加了整体复杂性：数据复制、逻辑到物理映射表(L2P)、缓冲和垃圾收集。
复制数据：对于数据修改，NAND系统控制器必须先将数据读入一个临时内存位置(如DRAM)，然后在必要时将读取的数据与修改后的数据合并，最后将修改后的数据重写到一个新的页面中(图2)。
L2P映射：因此，每次执行该过程时，控制器必须更新和维护L2P映射表。L2P存储原始和修改后的数据位置，并指导主机访问和执行数据管理过程。存储设备的容量越大，这些表就需要越大。因此，大多数控制器必须使用外部DRAM来维护这些大型表。
垃圾收集：修改过时的页面，也称为过时数据，无法擦除或覆盖；相反，它们是由另一个控制器启动的解决方案释放的，这个解决方案叫做垃圾收集。图2展示了垃圾收集过程之后的数据修订过程。
图2垃圾收集过程——发生24次页面写入来重写8个页面，这意味着写入放大(WA)等于3，这是理想效率度量的三倍。
对写入放大的影响
值得注意的是，本例中的控制器执行了24页的写入，以完成8页的预期重写。
向上写入(WA)通过定义控制器针对来自主机的每个预期写入写入NAND的次数来衡量控制器的效率。WA的意思是理想效率。——主机每次写入时向NAND设备写入一次。大多数系统的WA通常在3到4之间。更高的WA直接影响存储设备的可靠性和性能，因为它会增加对设备的写入次数，从而使单元更快地达到其最大周期。这对于较小的技术节点尤其重要，在这种情况下，存储单元的最大周期减少到不到三千(见图1)。
在图2所示的示例中，写放大可以通过获取块中的总页数(24)并将其除以释放的页数(8)来定义。因此，在这种情况下，WA为3。
低编程/擦除周期低耐久性
NAND闪速存储器的固有特性是其单元的低耐久性，这由单元在变得不可靠之前可以经历的最大编程/擦除周期来定义。尽管如此，NAND闪存仍然可以通过诸如损耗均衡和坏块管理之类的解决方法来维持系统寿命，这两种方法都会增加控制器和性能开销以及成本。
损耗平衡：损耗平衡算法使循环块的数量尽可能一致，而不管主机操作系统和文件系统如何。如果没有损耗均衡，一些存储单元将累积高周期，如图3所示，从而缩短存储系统的寿命。控制器必须支持这一强制性过程以延长产品寿命，这将增加控制器的计算和管理开销。
图3磨损平衡—实施磨损平衡算法，以提高并最大限度地延长存储系统的耐用性和使用寿命。
坏块管理：当块达到其最大周期时，数据可能由于电荷泄漏或浮栅到浮栅耦合。坏块管理执行写入验证以找到故障扇区。如果发现任何错误，坏块管理将映射它们，以防止更多数据存储在这些块中。——基本上消除了这些块。在较小的节点上，当最大周期以惊人的速度减少时，块将需要尽快退出，同时消耗宝贵的内存空间来存储跟踪这些块的映射。
低保留NAND闪存的高误码率(BER)
有犯错的倾向，用BER来衡量。为了监控和纠正错误，NAND闪存使用纠错码(ECC)。但是在更小的节点中，随着误码率的增加，ECC的复杂度也必然增加。图4示出了20nm NAND闪存需要对1KB数据执行40次以上的ECC纠正，从而指数地增加了ECC算法的复杂度、存储ECC字所需的分配空间以及处理相关复杂度所需的控制器开销。
图4 ECC和BER—20nm闪存对于1KB数据需要40次以上的ECC纠正。
更大的ECC:在20纳米NAND闪存阵列中，用于存储ECC奇偶校验位的硅存储器的开销区域使总阵列大小增加了10%。这种阵列大小的增加与下一代存储系统的要求特别相关，因为它表明NAND适应在更小的技术节点上实现更大的存储器密度的未来趋势的能力有限。
更强大的ECC:另外，随着NAND闪存容量越来越大，可靠性越来越低，传统的ECC，比如常用的BCH码，已经越来越不适合SSD了。为了有效提高固态硬盘的可靠性，需要更强的ECC，比如LDPC码。
然而，与BCH处理相比，LDPC需要更强大、更复杂的处理和更多的晶体管，如图5所示。虽然与传统的BCH码相比，使用硬判决的LDPC码解码可以实现显著的编码增益，但是软判决可以显著提高LDPC码解码的纠错强度。从NAND读取和处理软信息将导致存储系统的不可预测的读取响应时间，这在企业应用中是不期望的副作用。
图5门数为——的低密度奇偶校验码比传统的BCH需要更多的晶体管门。
页面阅读
速度慢基于NAND闪存的存储系统的另一个固有问题是页面读取速度慢50s。这种延迟不足以支持企业存储系统和实时嵌入式内存应用。这种系统需要小于100ns的读访问时间。NAND Flash至今无解。NAND存储器单元的读取电流非常低，小于300nA，并且当前的存储器架构设计不能提供快速随机读取操作。
闪存对内存控制器的影响
由于这些设计的复杂性，基于NAND的存储器控制器不仅更大，而且还必须使用更多的后台存储器，这是以牺牲实际的工作记忆或者终端用户存储器。原因如下：
ECC: ECC块必须大得多，因为NAND的BER在较小的技术节点上更高。
缓冲区：需要缓冲区来维护L2P表和增加数据复制过程。
DRAM:外部DRAM通常用于维护大型L2P表。
多核中央处理器(CPU):大多数高性能存储控制器使用多核CPU来处理垃圾收集和损耗均衡算法，并跨多个通道管理L2P表和n and设备。
增加CPU带宽：大部分CPU带宽用于定期在NAND中存储表，以防止意外的电源中断。断电后，这些表必须完全恢复.否则，数据将会丢失。
压缩引擎：压缩引擎用于通过减少写入NAND的实际主机数据来减少写入放大。
新兴技术：电阻RAM
由于这些下降趋势和NAND闪存面临的障碍，存储系统制造商已经意识到通过不受闪存技术的可扩展性和设计限制的新技术突破来解决存储系统问题的重要性。
经过多年的深入研究和开发，最有前途的候选器件之一通常被认为是阻变存储器(RRAM)。
表2当前技术和新兴技术之间的比较，包括一种称为A-SirAM的高性能RRAM类型。
RRAM的工作原理
典型的设备由夹在薄电介质层中的两个金属电极组成，作为离子传输和存储介质(图6)。
所使用的不同材料之间的确切机制存在显著差异，但所有RRAM器件之间的共同联系是，电场或热量会导致存储介质中的离子运动和局部结构变化，从而导致器件电阻的可测变化。
图6纵横制架构中的典型RRAM单元
图7工作原理-在开关介质中，纳米颗粒在顶部和底部电极之间形成导电路径。
虽然几种类型的RRAM技术正在开发中(见侧栏)，但RRAM技术面临的最常见挑战是温度敏感性和CMOS不兼容。
一种类型是a-Si RRAM，其使用通常使用的非晶膜，例如非晶硅(a-Si ),作为形成细丝的主要材料。导电的细丝在电阻转换期间产生的由离散的金属颗粒组成，而不是在其他RRAM方法中发现的连续金属塞。这些功能带来了许多性能优势，并有望消除闪存面临的许多问题。总部位于加利福尼亚州的Crossbar，Inc .公司已经成功开发了使用该技术的演示产品(图8)。
图8 RRAM产品，纵横制集成器件
表3常见RRAM类型的比较
非晶硅RRAM技术显示器的主要特点是
是什么让阿斯RRAM成为如此有前途的候选人？出于同样的原因，NAND闪存可以跟不上技术节点的减少，a-Si RRAM可以。其固有的简单和兼容的元素使a-Si RRAM成为支持下一代技术的精确设计。
可扩展性：a-Si RRAM可以缩小到5nm节点，能够在未来几十年内跟上存储系统的发展。
3D可堆叠性和MLC能力：非常大的R off /R on比(《1000》)可以提供大的感测裕量并支持MLC(多层单元)操作。与基于NAND的存储器技术相比，可堆叠存储器和MLC存储器单元的组合可以提高存储器密度并降低每比特成本。
耐久性：高耐久性(《10E10》)，非晶硅RRAM的循环特性明显优于NAND。这大大降低了对损耗均衡的需求，并降低了主机控制器的ECC要求，从而改善了整体系统性能和功耗。
保留：Crossbar，Inc .对非晶硅RRAM进行了85C的10年保留测试，并成功通过。与NAND相比，该技术有望具有优异的保留率和BER。
高速：因为非晶硅RRAM单元的单元电流比NAND高几个数量级，所以存储器阵列提供更快的页面读取。快速读页可以实现更快的随机访问，非常适合企业级存储内存和实时内存系统。
和字节页可变性：该特性通过消除写放大和垃圾收集所需的开销，极大地提高了性能和可靠性。
突破性的RRAM存储解决方案
基于RRAM的固态硬盘控制器不受NAND闪存的影响。
在基于RRAM的存储控制器中，CPU不需要管理L2P表或处理相同级别的垃圾收集和损耗均衡。随着这些要求的降低，基于RRAM的存储控制器将得到简化，并且成本将低于基于NAND的存储控制器。
下表列出了比较NAND和RRAM技术的不同单元级和产品级特征。这些特性表明，基于非晶硅RRAM的存储系统将在新兴应用中提供优异的性能和可靠性，这些应用需要高性能、功率或耐用性来实现高容量、高速度和低成本。
表4基于NAND和RRAM的性能概述在单元和产品级别的比较。
关于设计和CMOS兼容性的一句话
a-Si RRAM从其他新兴技术中脱颖而出的原因是它非常容易集成。与许多新技术中使用的材料不同，非晶硅RRAM中使用的非晶硅薄膜具有良好的特性和鲁棒性，并已用于CMOS晶圆厂。例如，Crossbar，Inc .开发的存储器可以是独立的阵列，也可以嵌入CMOS顶部的后端，形成多个3D堆叠层。
目前，RRAM可以在后端(BEOL)工艺中制造，因为大多数RRAM单元的操作不依赖于晶体管。在典型的工艺基础上，晶片制造(包括地址和感测电路)将在CMOS代工厂中进行，然后RRAM存储器将在同一工厂或单独的BEOL存储器工厂中进行。Crossbar Inc .进行了多项测试，以确保他们的产品与CMOS兼容，并使用不同的工具集展示了他们在各种集成方案上的存储器阵列。
集成：集成非晶硅RRAM包括图案化和减蚀刻工艺。该处理流程具有重复的块以实现存储元件的堆叠。非晶硅RRAM集成使用各种晶圆厂常用的标准工艺步骤和工具。
在过去的几十年里，NAND对固态存储设备中的系统控制器提出了苛刻的任务。这些管理任务增加了系统的复杂性、功耗、晶体管门的数量以及整个存储系统的开发成本。
a-Si RRAM技术的突破性特征，例如交叉存储器，为存储设备提供了高性能规格和灵活的功能，例如在不擦除块的情况下重写到存储位置的能力。简化的设备可以简化存储系统，并显著降低系统控制器的开销，从而为后代创造新兴技术提供支持。
作者Hagop Nazarian和Sylvain Dubois
标签：NAND技术存储器