SERDES的优势
引脚数量和渠道优势
SERDES最明显的优势是它的引脚和电缆/通道更少。对于早期的SERDES，这意味着数据可以通过同轴电缆或光纤发送。
对于现代SERDES，另一个优势是能够通过一对差分对信号引脚(而不是8、16、32或N个数据引脚和一个时钟引脚)发送数据。在串行传输方面，由于更小的数据包和更密集的pcb，节省了成本。取决于晶圆成本、封装成本、PCB成本、PCB拥挤度等因素。
距离优势
在过去的十年里，塞尔德斯PCB和基板上的长距离传输能力使它们被应用于许多新的领域。
图1通过端接并行总线，传输距离和功耗效率大大提高。
从简单的微波设计来看，当传输线的传输时间小于上升/下降时间时，它看起来像一个集总元件。对于GPIOs(通用输入输出)并行接口，上升/下降时间通常超过几纳秒。这使得非端接并行接口在典型的PCB上距离30cm处也能正常工作。终止并行总线会增加传输距离，但会增加很多功耗，使效率急剧下降(如图1)。
SERDES接口通常通过两端(TX，RX)的受控阻抗传输线进行传输。这使得数据可以快速传输，而无需考虑反射损耗。当然，为了快速串行传输数据，还需要增加许多额外的复杂设计——串行器、解串器、TXPLLs(发送)、RXCDRs(接收)、前馈均衡(FFE)、接收均衡等。
注意：
序列化器的作用：可以快速传递和保存对象，保证对象的完整性和可传递性。对象转换成有序的字节流，以便可以在网络上传输或存储在本地文件中；
反序列化器的作用：根据字节流中存储的对象的状态和描述信息，反序列化重构对象；
总结：核心功能是对象状态的保存和重建。
功耗优势
直到最近，SERDES在功耗方面相对于并行数据总线的优势才显露出来。发送(TX)和接收(RX)电容以及走线电容充电和放电时，会产生理想并行总线所消耗的能量。当传输距离为10、20或100厘米时，FR4(覆铜板)上的走线电容会变得非常大，需要特别注意。
根据基本原理，我们知道LVCMOS链路的功耗是~ C V F，对于数据，频率是总比特率的二分之一乘以传输密度。传输的数据总量与功耗和线数无关。——线越多，每条线传输的数据就越少。对于1Gb/s线路，10厘米到1米的距离可能需要8-16条线路。对于10Gb/s线路，1米的距离可能需要120条线路！这很不现实。
图2:不同电压下90年代和现代并行LVCMOS link和SERDES的功耗比较
图2显示了20世纪90年代和现代的并行LVCMOS链路与SERDES在不同电压下的功耗比较。很明显，现代SERDES在长距离上有功耗优势，但这种优势并不明显。
数据速率越高，SERDES在功耗上的优势越明显。图3显示了不同电压下并行LVCMOS链路的功耗，并与2010年代中期至后期不同28nmSERDES的功耗进行了比较。可以看出，现代的SERDES在几乎所有距离上都保持着功耗的优势。对于具有优化功耗的SERDES来说，在所有距离上功耗优势都是巨大的。
当然，随着技术的进步，SERDES 功耗方面的优势将继续扩大。
图3:不同电压下不同28nmSERDES功耗的并行LVCMOS链路功耗比较
对SERDES演变的看法
我的职业生涯始于惠普SERDESASICs的开发团队。HDMP-1638是我开发的第一批产品之一。由于安捷伦与惠普分离，该ASIC的标志是安捷伦而不是惠普。
因为这个芯片在当时很有竞争力，卖的也很好，是20到25年前工业SERDES的标杆。该芯片采用双极性工艺设计，支持千兆以太网(802.3z)和1000Base-XGb/s光纤以太网，线路速率为1.25Gbps
HDMP-1638的功耗约为1W，包括一个外部并行接口。——毕竟是SERDES芯片！芯片功耗(不包括并行接口)估计为650mW，约500pJ/bit。后面我们会继续讲它和现代SERDES在功效(pJ/bit)方面的比较。
注：pJ/bit-发送每一比特信息的能耗。
自2006年以来，我一直在帮助开发低功耗SERDES，用于先进的计算机节点。近年来，SiliconCreations一直在开发传输速率高达32Gb/s的SERDES，并将其功效降至2.5pJ/bit。将这些SERDES与20年前的SERDES进行比较：
1.速度提高了25倍。
2.功效提高了200倍。
技术、电压调节和设计方面的巨大进步促成了如此明显的性能改善。
SERDES面临的挑战
如前所述，SERDES在功耗、引脚数和传输距离上有很大的优势。SERDES的缺点是它的复杂性和成本。
在低数据传输速率下，至少需要TXPLL、RXCDR、TXdriver和RXfront。每个都是复杂的模拟子系统。这些模块以及整个SERDES系统的设计需要一个熟练的模拟/混合信号设计团队来完成。这些模块(连同复杂的数字控制)包括：
TXPLL:该模块需要使用25-100MHz的参考时钟(长抖动小于1ps)来产生几GHz级别的时钟。
RX:该模块是一个复杂的控制环路，用于跟踪输入数据的平均相位，而不考虑链路上的任何噪声、失真或串扰。这通常通过复杂的相位旋转器或CDR驱动的锁相环来实现。
TXdriver:该模块将串行化数据转换成典型的50差分信号。
RX均衡器：该模块使用连续时间均衡器和DFE(判决反馈均衡器)来均衡高速信道效应。通常，需要自动增益(AGC)电路来提高均衡效果。RX均衡器通常以状态机逻辑或软件的形式实现自动校准。
高速串行器和解串器逻辑：上面列出的所有模块都需要一个有经验的设计团队花费相当多的设计时间(多人开发需要几年时间)。随着数据速率(Gb/s)和效率(pJ/bit)要求的提高，SERDES的复杂度和成本也随之增加。随着对可靠性需求的增加，必须进行越来越多的老化和电迁移模拟和分析，这进一步增加了成本。
本文重点讨论PAM2/NRZSERDES，虽然PAM4提供了每引脚更高带宽的替代方案，但通常的成本是进一步增加PAM2/NRZ系统上的芯片面积、功耗和复杂性。
幸运的是，SERDES已经被广泛用作IP模块。因此，制造系统的公司可以从主要的IP提供商那里获得设计许可。这样，设计的复杂性可以由一个专门的设计团队来分担，而R & ampd成本可以在多个芯片、项目甚至行业之间分摊，从而有助于降低成本。
费用
SERDES的主要成本来自于设计(很多设计师花很多年)和验证。此外，芯片面积和PCB尺寸也是非常重要的因素。
PMA层的SERDES验证通常由设计小组处理。在系统层面，验证可能相当复杂，尤其是像PCIe这样的标准。
注：SerDes主要由物理媒体依赖(PMD)子层、物理媒体附着(PMA)子层和物理编码子层(PCS)组成。PMD是负责串行信号传输的电气模块，PMA负责串行化/去串行化，PCS负责数据流编码/解码。PCS之上是上层功能。对于FPGA的SERDES，PCS提供了ASIC块和FPGA之间的接口边界。
对于复杂的串行标准和测试程序(如SystemVerilog)，需要从物理层(包括PMA和PCS)、数据链路层、服务层和设备层对系统进行验证。这些层的验证通常需要检查协议、模式、错误注入和恢复。验证通常需要几个月的时间，并且经常涉及第三方来验证IP。
SERDES和并行接口在芯片价格上不太好比较。根据不同的工艺节点，SERDES的每一行大约占用0.15到0.5毫米的空间。并行接口可以比这个小得多，但它需要更多的I/O端口。因此，芯片的成本取决于对I/O和引脚的需求如何平衡。
SERDES允许减少封装和PCB方面的引脚和走线总数。因此，这种封装和PCB设计将在尺寸上更小且成本更低。但由于高速可控阻抗的复杂性，SERDES的封装和PCB设计会非常困难，因此比使用速度相对较低的并行接口成本更高。
摘要
在过去的20年里，SERDES从光纤和网络电路变成了我们身边常见的电路，从手机变成了笔记本电脑，从电视变成了数据中心等等。
PCIe大约在2002年推出，当时的线路速率为2.5Gb/s。从那时起，设计和CMOS技术的改进使线路速率提高了约20倍(从2.5 GB/s到50Gb/s)，功率效率(pJ/bit)提高了约200倍。
SERDES(Serializer-deserizer)是Serializer和Deserializer的缩写。串行器也称为SerDes发送器(TX)，而(解串器)也称为接收器(RX)。
锁相环模块，发射模块，接收模块。
串行器将并行信号转换成串行信号，解串器将串行信号转换成并行信号。
审计彭静
标签：SERDES功耗数据