标题：数字系统转换
将R十进制数转换为十进制数：按重量展开并相加。
十进制数转换成R十进制数：整数部分，除以R的余数法，除到商为0为止。小数部分，乘以R取整，相乘直到乘积为0。
二进制数被转换成八进制数：在三位数的组中，0被加到整数部分的左边，0被加到小数部分的右边。反之亦然。
二进制数被转换成十六进制数：在四位数的组中，0被加到整数部分的左边，0被加到小数部分的右边。反之亦然。
题目：逻辑函数及其化简
公式法
卡诺图方法
题目：什么是冒险和竞争，如何消除？
在下面的电路中，使用了两个逻辑门，一个非门和一个与门。本来F的输出在理想情况下应该一直是一个稳定的0输出，但实际上每个门电路从输入到输出都会有一个时间延迟。这个时间通常称为电路的开关延迟。而且制造工艺、门的类型甚至制造过程中微小的工艺偏差都会引起开关延迟时间的变化。
事实上，如果包括逻辑门的延迟，那么F最终会产生毛刺。之所以叫竞争，是因为信号通过不同路径传输后到达某个汇聚点的时间，而当电路输出因竞争而瞬间出错时，就叫冒险。在FPGA设计中避免它的最简单的方法是使用时序逻辑来尽可能地同步输入和输出。
增加滤波电容，消除毛刺的影响。
添加一个选通信号以避免毛刺。
添加冗余项，消除逻辑风险。
题目：用与非门等设计一个全加器。
标题：MOS逻辑门
与非门：上并联下串联(上侧PMOS，下侧NMOS)
或非门：上部串联，下部并联(上部为PMOS，下部为NMOS)
反相器(上部PMOS，下部NMOS)
练习：画一个Y=A B C的CMOS电路图。
y=(A B C)=((A B)C )'一个反相器，与非门的两个输入。
题目：用D触发器画出同步高置位和异步高复位电路的逻辑电路，并用Verilog描述。
reg Q；
始终@(posedge clk或posedge rst)开始
if(rst==1'b1)
q "=1 ' B0；
else if(set==1'b1)
q “=1’B1；
其他
Q "=~ Q；
结束
题目：ASIC中低功耗的设计方法和思路(不适用于FPGA)
合理规划芯片的工作模式，通过功耗管理模块控制芯片各模块的时钟和复位，从而控制功耗。
时钟门控：有效降低动态功耗。
多电压电源：通过控制模块的电压来降低功耗。
多阈值电压
标签：电路逻辑门